Fig 6.7

TUGAS CHAPTER 6.7


1. Pendahuluan[Kembali]

Salah satu operasi paling mendasar dalam sistem digital adalah penjumlahan bilangan biner, yang menjadi pondasi utama bagi berbagai proses komputasi pada perangkat elektronik modern. Untuk menjalankan operasi penjumlahan ini secara utuh, digunakan sebuah rangkaian kombinasional yang dikenal sebagai Full Adder. Berbeda dengan rangkaian penjumlah setengah (Half Adder), rangkaian Full Adder memiliki keunggulan karena mampu menjumlahkan tiga bit sekaligus. Ketiga bit tersebut terdiri dari dua bit input utama (A dan B) serta satu bit bawaan dari operasi sebelumnya (Carry-In atau Cin). Hasil dari proses komputasi ini akan menghasilkan dua buah output, yaitu nilai hasil penjumlahan (Sum atau S) dan nilai bawaan untuk tingkat selanjutnya (Carry-Out atau Cout).

Dalam pembelajaran dan perancangan sistem digital, pemahaman mendalam mengenai aliran logika di dalam sebuah kotak penjumlah sangatlah krusial. Oleh karena itu, sebelum melangkah pada penggunaan IC (Integrated Circuit) komersial yang sudah terintegrasi seperti penjumlah 4-bit secara paralel, implementasi Full Adder 1-bit perlu dibuktikan dengan menyusun gerbang logika dasar secara manual. Rangkaian ini dibangun menggunakan kombinasi gerbang XOR untuk kalkulasi logika Sum, serta gerbang AND dan OR untuk mengevaluasi kondisi Carry-Out. Pemodelan dan pembuktian tabel kebenaran melalui rangkaian tingkat dasar ini menjadi langkah awal yang penting sebelum mengembangkan atau menggabungkan (cascading) rangkaian menjadi sistem komputasi yang lebih kompleks.

2. Tujuan[Kembali]

1. Memahami prinsip kerja dan fungsi dari rangkaian Full Adder sebagai unit penjumlah biner.

2. Mampu merancang dan mensimulasikan rangkaian Full Adder 1-bit dengan mengombinasikan gerbang logika dasar (XOR, AND, dan OR) pada software Proteus.

3. Membuktikan kebenaran hasil penjumlahan biner melalui pengujian variabel input terhadap output Sum dan Carry-Out sesuai dengan tabel kebenaran.

3. Alat dan Bahan[Kembali]

 1) IC 74HC283

74HC283
    





2) Logic State




FeatureInput 1A Input 2A output A Input lB Input 2B output B . . B I u I vc~ Input ID Input 2D output .

4. Dasar Teori[Kembali]

Full Adder adalah rangkaian kombinasional digital yang berfungsi menjumlahkan dua bit biner (A dan B) beserta satu bit simpanan dari perhitungan sebelumnya (Carry-In atau Cin). Berbeda dengan Half Adder yang hanya memiliki dua input, adanya input Cin memungkinkan Full Adder digunakan untuk penjumlahan bilangan biner multi-bit secara berurutan.

Secara logika, operasi Full Adder menghasilkan dua keluaran utama:


    1. Sum (S): Merupakan nilai hasil penjumlahan. Secara logika dibentuk menggunakan gerbang XOR dengan persamaan Boolean:

    2. Carry-Out (Cout): Merupakan nilai simpanan yang akan diteruskan ke tingkat berikutnya. Dibentuk menggunakan kombinasi gerbang AND dan OR dengan persamaan:

Dalam implementasinya, sebuah Full Adder 1-bit dapat direalisasikan dengan merangkai gerbang logika dasar secara manual (XOR, AND, dan OR), yang pada dasarnya merupakan gabungan dari dua buah rangkaian Half Adder dan satu gerbang penyatu (OR) untuk jalur carry.

5. Percobaan[Kembali]

1) Prosedur Percobaan

  • Buka software Proteus dan siapkan alat serta bahan yang akan digunakan dari library, seperti gerbang logika dasar (XOR, AND, OR), Logic State (sebagai input), dan Logic Probe (sebagai indikator output).

  • Rangkailah semua gerbang logika tersebut menjadi sebuah sistem Full Adder 1-bit, dengan menghubungkan jalur Sum menggunakan gerbang XOR, dan jalur Carry-Out menggunakan kombinasi AND serta OR sesuai gambar rangkaian percobaan.

  • Lakukan pengujian dengan mengubah nilai pada Logic State (A, B, dan Cin) secara berurutan untuk 8 kombinasi input (dari 000 hingga 111).

  • Amati hasil keluaran pada Logic Probe (S dan Cout). Apabila dirangkai dengan benar, maka output yang terlihat akan sesuai persis dengan tabel kebenaran Full Adder.

2. Rangkaian Percobaan


3) Prinsip Kerja Rangkaian

Rangkaian ini bekerja dengan prinsip menjumlahkan tiga buah bit biner tunggal secara bersamaan, yaitu input A, input B, dan input bawaan (Carry-In / Cin). Untuk menghasilkan nilai penjumlahan atau Sum (S), aliran sinyal input A dan B diproses terlebih dahulu melalui gerbang XOR pertama, kemudian hasilnya diproses kembali melalui gerbang XOR kedua bersama dengan input Cin. Sementara itu, untuk menentukan nilai bawaan akhir atau Carry-Out (Cout), rangkaian mendeteksi apakah terdapat minimal dua input yang bernilai logika tinggi (1). Pendeteksian ini dilakukan oleh dua buah gerbang AND, yang kemudian keluaran dari kedua gerbang AND tersebut disatukan menggunakan gerbang OR. Jika hasil penjumlahan menghasilkan simpanan, keluaran gerbang OR akan bernilai 1 dan diteruskan ke indikator Carry-Out.

6. L1nk Download[Kembali]



Komentar

Postingan populer dari blog ini